ディスプレイ伝送帯域の計算機：ピクセルクロック・データレート・レーン数（LVDS／eDP）
解像度・ビット深度・リフレッシュレートからピクセルクロックとデータレート、必要レーン数、LVDS のレーン速度を計算。
ディスプレイ
結果
LVDS（FPD-Link、7:1 シリアライズ）
18 bpp は 3 レーン、24 bpp は 4 レーン
ピクセルクロック = 幅 × 高さ × リフレッシュレート × (1 + ブランキング)。ブランキングはタイミング規格によります。縮小ブランキングは数 % 増、従来の 1080p60（総 2200 × 1125）は有効領域に対し約 22 % 増です。パネルのタイミングの値を使ってください。必要レーン数 = ライン速度 ÷ 1 レーンの速度（切り上げ）。LVDS（FPD-Link）は 1 ピクセルクロックあたり 1 レーンで 7 ビット送ります。レーンあたりのシリアル速度 = 7 × ピクセルクロック（リンクごと）。実際のレーン数と速度はパネルのデータシートで確認してください。
予備評価用です。最終判断はメーカーのデータシートおよび該当する NEC / IEC / UL 規格に従ってください。 結果は、このページに記載した標準的な式による設計上の概算であり、特定の製品の定格ではありません。電流・電圧・温度・環境の限界は、使用する製品のメーカーデータシートで必ず確認してください。