Display-Link-Bandbreite: Pixeltakt, Datenrate und Lane-Anzahl (LVDS / eDP)
Pixeltakt und Datenrate für Auflösung, Farbtiefe und Bildrate, nötige Lanes sowie LVDS-Lane-Raten.
Display
Ergebnisse
LVDS (FPD-Link, 7:1-Serialisierung)
3 Datenlanes bei 18 bpp, 4 bei 24 bpp
Pixeltakt = Breite × Höhe × Bildrate × (1 + Austastung). Die Austastung hängt vom Timing-Standard ab: Reduced-Blanking-Timings fügen wenige Prozent hinzu, klassisches 1080p60 (2200 × 1125 gesamt) etwa 22 % über der aktiven Fläche — nehmen Sie den Wert für das Timing Ihres Panels. Benötigte Lanes = Leitungsrate ÷ Rate pro Lane, aufgerundet. LVDS (FPD-Link) sendet 7 Bit pro Lane und Pixeltakt: Serienrate pro Lane = 7 × Pixeltakt (je Link). Tatsächliche Lane-Anzahl und Rate stehen im Panel-Datenblatt.
Nur zur ersten Abschätzung — maßgeblich sind das Datenblatt des Herstellers und die jeweils geltenden NEC-/IEC-/UL-Normen. Die Ergebnisse folgen den auf dieser Seite genannten Standardformeln und dienen nur als Entwurfsabschätzung. Sie sind keine Bemessung eines bestimmten Bauteils — prüfen Sie Strom, Spannung, Temperatur und Umgebungsgrenzen immer im Datenblatt des vorgesehenen Teils.
Hilfe bei der Steckverbinder-Auswahl?
Sagen Sie uns, was Sie entwickeln — unsere Ingenieure schlagen Serien und Second-Source-Optionen vor.
← Alle Tools